Butelka AI przesuwa się w dół, do szklanych tkanin i 3D DRAM

Nittobo potroi moc produkcyjną w fabryce w Fukushimie w Japonii. Nowa podaż trafi na rynek dopiero w połowie 2027 roku, poinformował Tom's Hardware 9 marca. Ceny materiału wzrosły o 20 do 30%, a czasy dostaw laminatów miedzianych wydłużyły się z normalnych 8 do 10 tygodni do ponad 20.

T-glass to tkanina szklana o niskim CTE, stosowana w rdzeniu organicznym podkładów IC, czyli warstwie połączeń między chipem a płytką PCB. Utrzymuje duże, rozgrzewające się obudowy chipów w stabilnych wymiarach. To zyskuje na znaczeniu, gdy procesory AI rosną i pracują goręcej. Taniejsza alternatywa, E-glass, służy głównie do tańszych chipów, jak mikrokontrolery i starsze procesory mobilne. W masowym pakowaniu 2.5D i 3D T-glass jest opcją preferowaną. To połączenie właściwości i ograniczonej możliwości substytucji zamienia niszowy materiał w wąskie gardło łańcucha dostaw. Kryzys jest ostry, bo popyt napędzają hyperscalery zamawiające coraz większe obudowy chipów wymagające więcej T-glass na jednostkę.

Zgodnie z danymi Nvidii cytowanymi przez Tom's Hardware, rozmiary interposerów wzrosły z 814 mm² w architekturze Hopper do 1 700 mm² w Blackwell, wzrost o 109%, z dalszą skalą dla Rubin i Feynman. „Przy tak ograniczonej podaży T-glass dostawcy przestali podawać czasy dostaw” – powiedział Bill Ho, analityk z Yuanta.

Zmiana materiału nie jest prosta. Bilal Hachemi, analityk z Yole Group śledzący łańcuch dostaw podkładów IC, stwierdził, że T-glass „ma specyficzne wartości dielektryczne i CTE, które lepiej działają dla chipów AI, zwłaszcza w rdzeniu organicznym”. Dodał, że branża podkładów historycznie działała na niskich marżach, więc nawet umiarkowany skok popytu może wywołać niedobory.

Odpowiedź Nittobo sięga dalej niż Fukushima. Firma podwaja moc produkcji włókna surowego w fabryce na Tajwanie i importuje włókno z powrotem do Japonii do produkcji tkanin. Podpisała też umowę o współpracy z Nanya Plastics, by outsourcować część tkania. Do 2027 roku około 20% tkanin szklanych Nittobo ma być tkań przez Nanya, co pokazuje, jak ciasny jest rynek. Bank of America szacuje, że segment materiałów elektronicznych Nittobo niemal podwoi sprzedaż z 40,9 mld jenów (266 mln dolarów) w 2025 roku do 87,7 mld jenów do marca 2028 roku, przy marżach operacyjnych zbliżających się do 48%.

Tymczasem projektanci akceleratorów atakują barierę pamięci z innej strony. Na Hot Chips 2026 d-Matrix przedstawił Raptor, akcelerator 3D-DRAM do generatywnej inferencji, który nakłada die logiczne TSMC N4 na die 3D DRAM, stosując 36 um face-to-face stacking, zgodnie z ServeTheHome. Firma ocenia, że rack z 72 kartami scale-up może hostować model frontierowy, taki jak Kimi K3, z kontekstem 1M, z 32GB na kartę przy wagach 4-bitowych i cache KV 8-bitowym.

Argumentem za pionowym stosowaniem jest energia. SRAM na chipie kosztuje około 50 fJ, podczas gdy systemy 2.5D HBM4 pracują w zakresie 2,5 do 5 pJ przy uwzględnieniu energii na poziomie chipu. Pionowe 3D IO wynosi około 0,3 do 0,4 pJ, czyli około 10 razy mniej niż HBM, ponieważ to ścieżka milimetrowa bez PHY, a nie centymetrowa trasa interposera. d-Matrix podaje praktyczny limit przepustowości około 20 TB/s dla pakietów HBM4.

Microsoft idzie inną drogą z Maia 200. Chip 3nm ma 140 miliardów tranzystorów, 6 stosów HBM3e, przepustowość HBM 7TB/sekundę, wydajność FP4 10 000 TFLOPS i TDP 750 Watt, poinformował ServeTheHome z tej samej konferencji. Nie ma sieci scale-out, tylko scale-up, z 128 rackami i 6 000 chipów w demonstracyjnej konfiguracji.

Wysiłki badawcze wskazują dalej. Stanford, Carnegie Mellon, Penn, MIT i SkyWater Technology zbudowały pierwszy monolityczny chip 3D w amerykańskiej foundry. Prototyp przewyższa porównywalne chipy 2D około cztery razy, a symulacje wyższych konstrukcji pokazują do dwunastokrotną poprawę na obciążeniach AI, zgodnie z Stanford Engineering.