AI加速器如何工作：核心、集群模块与内存

SiFive多年来为其他公司的AI芯片设计RISC-V CPU核心，现在直接出售完整的加速器设计。据The Register报道，每个Intelligence XM集群将四个X系列RISC-V CPU核心与自研矩阵运算引擎结合。

这是一次转变。谷歌的张量处理单元早已使用SiFive的X280核心为矩阵乘法单元提供数据。SiFive英国的John Ronco告诉The Register，Tenstorrent的Blackhole加速器中的CPU核心也基于其设计。不同之处在于，SiFive这次提供了自己的矩阵引擎，而不是将核心附加到第三方的引擎上。

数字说明了什么，又没说明什么

每个集群通过一致性集线器接口支持最高1TB/sec的内存带宽，预计每吉赫兹可提供最高16 TOPS的INT8或8 teraFLOPS的BF16。按吉赫兹计算很重要，因为集群不是一颗芯片。性能取决于客户在裸片上放置多少个集群、如何布线、旁边还有什么，以及最终芯片的时钟频率。

Ronco预计大多数设计会使用四到八个集群。在1GHz下，这意味着4到8TB/sec的峰值内存带宽和32到64 teraFLOPS的BF16。SiFive的产品幻灯片显示，512个集群是可能的。在1GHz下，这大约是四petaFLOPS的BF16，高于Nvidia为其顶级Blackwell GPU标出的2.5 petaFLOPS。相比之下，Nvidia H100提供近一petaFLOPS的稠密BF16。

问题在于物理限制。让512个集群在1GHz下运行而不触及热或功耗上限，目前尚无定论。Ronco不愿说明该设计能扩展到何种程度。他还预计这些集群不会广泛用于AI训练。SiFive表示将发布SiFive Kernel Library的开源参考实现。

内存带宽是反复出现的瓶颈

加速器之所以这样设计，是因为推理受内存限制，解码阶段尤为明显。d-Matrix在Hot Chips 2026上直言不讳：64个用户、1M上下文，可能意味着大约935GB的KV cache。其Raptor设计将台积电N4逻辑裸片堆叠在3D DRAM上，采用36微米面对面堆叠，每卡32GB，72卡机架面向前沿模型。

Rebellions在Hot Chips 2025上展示了另一种方法。REBEL-Quad在三星SF4X与CoWoS-S封装上集成四个计算ASIC和四个HBM3E位点，提供144GB内存，chiplet互连使用UCIe-A。ServeTheHome观察到它在开发板上运行Llama 3.3 70B，平均每个输出token耗时35.5毫秒。

供应商、封装与上游挤压

没有封装材料，这些产品无法出货。Tom's Hardware在2026年3月报道，Nittobo控制着全球T-glass供应的大约90%。T-glass是用于IC基板芯层的低CTE玻璃布。价格已上涨20%到30%，覆铜板的交期从正常的8到10周延长至20周以上。Nittobo正在将福岛工厂的产能提高三倍，但新供应要到2027年年中才能进入市场。美国银行估计，电子材料部门的销售额将从2025年的409亿日元几乎翻倍，到2028年3月达到877亿日元。

政策层面同样复杂。据报道，台积电在2024年10月切断了与中国设计公司Sophgo的合作，此前有客户订购了一款类似华为Ascend 910B的芯片。Sophgo否认与华为有任何关系，并表示已向台积电提交了调查报告。