Akceleratory AI trafiają na ścianę materiałową: T-glass, granice HBM i presja projektowa

T-glass od Nittobo to tkanina szklana o niskim współczynniku rozszerzalności cieplnej (CTE). Znajduje się w organicznym rdzeniu podłoży układów scalonych, czyli w warstwie łączącej chip z płytką drukowaną. Tom's Hardware poinformował 9 marca, że materiał ten zapewnia stabilność wymiarową dużych, intensywnie nagrzewających się obudów. Popyt znacząco przewyższył podaż, co odbija się na łańcuchach dostaw akceleratorów AI.

Ceny wzrosły o 20 do 30%. Terminy dostaw materiałów dalszych etapów, takich jak laminaty miedziane, wydłużyły się z typowych 8 do 10 tygodni do ponad 20. „Przy jeszcze bardziej ograniczonej podaży T-glassu dostawcy przestali podawać terminy realizacji” – powiedział Bill Ho, analityk z Yuanta, w rozmowie z Tom's Hardware.

Obejście tego ograniczenia inżynieryjnie nie jest łatwe. Produkcja T-glassu wymaga specjalistycznych pieców elektrycznych pracujących w temperaturze od 1 600 do 1 700 stopni Celsjusza. Proces obejmuje topienie szkła bogatego w krzemionkę, przędzenie go we włókno i tkanie w ultracienką tkaninę. Skalowanie wymaga lat inwestycji i doświadczenia. Nittobo potraja moce produkcyjne w zakładzie w Fukushimie, ale nowa podaż trafi na rynek dopiero w połowie 2027 roku.

Dlaczego Nvidia kontaktuje się z dostawcami surowców

Nietypowość tego kryzysu polega nie na samym materiale, lecz na tym, kto zabiega o dostawy. Hiperskalerzy zamawiają coraz większe obudowy chipów, a każda generacja zużywa więcej T-glassu na jednostkę. Według danych Nvidii cytowanych przez Tom's Hardware, rozmiary interposerów wzrosły z 814 mm² w Hopperze do 1 700 mm² w Blackwellu, co stanowi wzrost o 109%. Nadchodzące generacje Rubin i Feynman mają skalować się dalej.

Bilal Hachemi, analityk z Yole Group śledzący łańcuch dostaw podłoży układów scalonych, wyjaśnił, że T-glass ma specyficzne wartości dielektryczne i CTE, które lepiej sprawdzają się w chipach AI, zwłaszcza w organicznym rdzeniu. Niskie marże w branży podłoży sprawiają, że nawet umiarkowany skok popytu wywołuje niedobory. Hachemi nazwał bezprecedensowym bezpośrednie zwrócenie się Nvidii do dostawcy materiałów wyżej w łańcuchu: „Po raz pierwszy widzimy, jak Nvidia, klient końcowy, kontaktuje się z dostawcami surowców, aby zabezpieczyć moce produkcyjne i mieć pewność, że je otrzyma.”

Gdy Nvidia zabezpieczy swoją część, konkurencyjni odbiorcy chipów będą walczyć o resztę. Nittobo podwaja moce produkcji surowego włókna w zakładzie na Tajwanie, importuje je z powrotem do Japonii do tkania i nawiązała współpracę z Nanya Plastics, by część tkania zlecić na zewnątrz. Do 2027 roku około 20% tkaniny szklanej Nittobo ma być tkane przez Nanyę, która jest konkurentem. Bank of America szacuje, że segment materiałów elektronicznych Nittobo niemal podwoi sprzedaż z 40,9 mld jenów (266 mln dolarów) w 2025 roku do 87,7 mld jenów do marca 2028 roku, przy marżach operacyjnych zbliżających się do 48%.

Ściana pamięci przesuwa się równolegle

Presja na obudowy to nie jedyna fizyczna granica ograniczająca projektowanie akceleratorów. Na konferencji Hot Chips 2026 firma d-Matrix przedstawiła Raptora, akcelerator z 3D-DRAM do wnioskowania generatywnego. Głównym argumentem była ekonomia przepustowości. Wagi modeli wciąż rosną, a pamięć KV skaluje się wraz z długością kontekstu pomnożoną przez wielkość partii: 64 użytkowników przy kontekście 1M może oznaczać około 935 GB pamięci KV.

HBM rozwiązuje problem pojemności, ale ma ograniczoną przepustowość. ServeTheHome poinformował, że d-Matrix wskazuje na praktyczny sufit około 20 TB/s dla pakietów HBM4, takich jak Nvidia Vera Rubin i AMD Instinct MI455. Ograniczenia wynikają ze szybkości pinów, szerokości wejścia/wyjścia na bazowy układ oraz powierzchni pakietu, która mieści około 8 do 16 stosów. Przy zużyciu 2,4 pJ/bit przetłoczenie 100 TB/s przez HBM pochłania około 1,92 kW, zanim uwzględni się ruch w sieci. Alternatywa d-Matrix układa układ logiczny TSMC N4 na układzie 3D DRAM, łącząc je twarzą do twarzy w odległości 36 mikrometrów. Firma opisuje to rozwiązanie jako sprawdzone, tanie, masowe i o wysokiej wydajności.

Microsoft Maia 200, opisany na tej samej konferencji, idzie inną drogą: to układ 3 nm ze 140 mld tranzystorów, sześć stosów HBM3e, 7 TB/s przepustowości HBM, 10 000 TFLOPS przepustowości FP4 i 750 W TDP. ServeTheHome doniósł, że Microsoft łączy go z w pełni połączoną topologią poczwórną i siecią tylko do skalowania w górę, bez sieci do skalowania w poziomie. Firma stawia na ujednolicony Ethernet przez 128 szaf i 6 000 chipów.

Narzędzia projektowe wypełniają lukę

Gdy fizyka zacieśnia się, branża coraz mocniej opiera się na projektowaniu wspomaganym przez AI. Tim Costa z Nvidii powiedział podczas rozmowy z dziennikarzami, o której The Next Platform doniósł 27 lipca, że do 2030 roku branża ma wyprodukować 2 bln chipów i przetwarzać około 41 mln płytek krzemowych miesięcznie. Tradycyjne procesy projektowe nie nadążą. Cadence twierdzi, że jej AI Super Agents potrafią przeprowadzić setki symulacji, aby dostarczyć walidację na poziomie transferu rejestrów 40 razy szybciej, a Synopsys mówi, że jego autonomiczny przepływ weryfikacji osiąga zwalidowany RTL 50 razy szybciej niż inne platformy.

Te twierdzenia wymagają weryfikacji przed zatwierdzeniem. SemiEngineering zauważył 25 września, że zwrot ku wyspecjalizowanym agentom tworzy nowe problemy wokół orkiestracji, integracji i zabezpieczeń. Cadence podała około 24% mniejszą powierzchnię i 18% mniejszy pobór mocy dla swojego agenta od specyfikacji do RTL w porównaniu z czystym generowaniem kodu przez model bazowy.

Nic z tego nie rozwiązuje wąskiego gardła w podłożach. Nowa produkcja Nittobo w Fukushimie pojawi się w połowie 2027 roku, a krzywa popytu napędzana przez większe interposery i dłuższe konteksty nie wypłaszcza się.