Podaż akceleratorów AI to wąskie gardło, ale pakowanie i moc mogą zahamować rozwój centrów danych w USA

Eric Xu, rotacyjny przewodniczący Huaweia, powiedział 30 września, że linia Ascend, czyli układy do przetwarzania neuronowego tej firmy, wyprzedziła Nvidię pod względem udziału w rynku chińskim. Informację tę podał The Register, powołując się na materiał w formie pytań i odpowiedzi. „Trudno zebrać dane o udziale Nvidii w rynku chińskim, ale z tego, co udało się zebrać, wynika, że Ascend wyprzedził Nvidię” – powiedział Xu.

Nie udało się niezależnie potwierdzić tego twierdzenia, a Nvidia nie skomentowała sprawy.

Tego samego dnia DeepSeek udostępnił na zasadach open source zestaw sześciu modułów programowych dla chipów Ascend Huaweia, w tym wersję języka programowania TileLang zgodną z Ascend. TileLang powstał pierwotnie na Uniwersytecie Pekińskim. Jak podał South China Morning Post, wydanie to ma budować „niezależny i kontrolowany” ekosystem programowy dla GPU. DeepSeek przekazał, że Huawei „w pełni wspierał” te prace, a obie firmy zoptymalizowały także klaster supernode złożony ze 128 chipów Ascend 950, o czym pisał The Decoder. To połączenie ma znaczenie, bo dominacja Nvidii opiera się częściowo na CUDA i szacowanych czterech milionach programistów na świecie, jak podał The New York Times, cytowany przez The Decoder. Firma badawcza SemiAnalysis przetestowała chip do wnioskowania Jalapeño od OpenAI i nazwała fosę CUDA „potencjalnie martwą”. Zastrzegła jednak, że testy obejmowały tylko stosunkowo łatwe scenariusze, a Nvidia nadal prowadzi w obciążeniach agentowych.

Podaż chipów zderza się z limitami pakowania i mocy

30 września The Register podał, że raport Jefferies, do którego dotarł, powołujący się na firmę analityczną SynMax, szacuje, że wdrożenia centrów danych w USA wzrosną z około 11 GW mocy brutto w 2025 roku do 16-18 GW w 2026 roku. To powyżej wcześniejszej prognozy 14-16 GW. SynMax określa praktyczny górny limit na 2027 rok na nieco ponad 20 gigawatów. Tymczasem przygotowanie gruntów pod nowe projekty wyhamowało, przez co widoczna aktywność jest znacznie mniejsza niż ponad 80 GW wynikające z niektórych ogłoszonych planów i modeli popytu na chipy na 2028 rok.

Jefferies wskazuje zaawansowane pakowanie jako pojawiające się ograniczenie. Nawet chipy wyprodukowane na terenie USA mogą wymagać wysłania za granicę, zwykle na Tajwan, w celu pakowania. Tak powstaje wąskie gardło między produkcją półprzewodników a operacyjną mocą centrów danych. SynMax szacuje, że istniejące moce zaawansowanego pakowania mogłyby obsłużyć akceleratory pobierające około 13 GW mocy brutto, czyli około 17,5 GW całkowitej mocy centrów danych po uwzględnieniu CPU, pamięci, chłodzenia i innych obciążeń. Dwa dodatkowe projekty pakowania, które mają ruszyć w 2027 roku, mogą dodać kolejne 6 GW i podnieść praktyczny sufit do nieco ponad 20 GW. Warunek jest jeden: moce musiałyby rosnąć szybciej, niż się prognozuje.

Presja nie dotyczy tylko chipów. 30 września EE Times podał, że Emergence AI wprowadza swoją technologię neuroformalną AI do aktywnych wdrożeń u firm projektujących półprzewodniki bez własnych fabryk. Wśród jej klientów będących zintegrowanymi producentami układów pojawiają się prośby o rozszerzenie prac na fabrykę. Satya Nitta, współzałożyciel i przewodniczący zarządu, powiedział EE Times: „Nie da się produkować chipów szybciej, ale z pewnością można uzyskać więcej chipów z wafera dzięki AI”. Jak dodał, popyt przewyższa podaż, a każda fabryka pracuje na pełnych mocach, więc nie da się przepuścić więcej waferów.

Po stronie projektowania Tom's Hardware podał 30 września, że Cadence, Synopsys i Siemens EDA zapewniają o znacznej poprawie dzięki agentowemu AI w projektowaniu chipów w 2026 roku, przy czym ich deklaracje co do autonomii się różnią. Cadence powiedział, że jej agent osiągnął tak zwany poziom 5 autonomii na Computex 1 czerwca. Synopsys podał, że jego przepływ od specyfikacji do RTL pokazany 11 marca osiągnął „L4”, a Siemens wypuścił swojego agenta 16 marca z pętlami „samoweryfikującymi” ogłoszonymi 26 lipca. Tom's Hardware zauważył, że wszystkie przyspieszenia to dane samych dostawców lub klientów, często z zastrzeżeniami typu „do” albo „wstępna ocena”, i mierzą różne rzeczy wobec różnych punktów odniesienia.

OpenAI i Synopsys podpisały wieloletnie partnerstwo strategiczne na rzecz zbudowania GPT-Synopsys, wyspecjalizowanego modelu AI do projektowania chipów, o czym 30 września pisał The Decoder. Model będzie działać na infrastrukturze OpenAI, a dane klientów nie będą wykorzystywane do treningu, jak podały obie firmy. Wstępne testy u klientów z branży półprzewodnikowej już trwają, a obie firmy będą wspólnie sprzedawać produkt i dzielić się przychodami.